



# Politechnika Wrocławska

## Laboratorium Podstaw Techniki Cyfrowej

### Ćwiczenie 4

### Synchroniczne układy sekwencyjne

#### Zagadnienia do przygotowania

- Synteza automatów Moore'a i Mealy'ego
- Minimalizacja stanów wewnętrznych
- Wiadomości na temat przerzutników synchronicznych D i JK

#### Literatura

- [1] Wykład
- [2] Andrzej Skorupski, „Podstawy techniki cyfrowej” WKiŁ 2001
- [3] Instrukcja użytkowania makiet dydaktycznych
- [4] Instrukcja wprowadzająca do programu LTSpice

## 1. Zadania

Zaprojektować detektor sekwencji 5-ciu bitów podanej przez prowadzącego. Układ należy zaprojektować w postaci automatu Mealy'ego lub Moore'a opartego na przerzutnikach D oraz JK

## 2. Realizacja ćwiczenia

### 2.1. Projekt

Projekt automatu rozpoczynamy od narysowania prawidłowego grafu przejść. Na grafie mają znaleźć się stany:

- stan początkowy
- stany, w których automat znajdzie się po każdym kolejnym prawidłowym bicie sekwencji

Projektując graf przejść należy uważnie analizować zachowania automatu w przypadku wykrycia niewłaściwej sekwencji - niejednokrotnie nie powinno to powodować powrotu do stanu początkowego lecz może oznaczać wykrycie jednego lub większej liczby prawidłowych bitów.

Kolejnym krokiem zapisanie tabeli przejść-wyjsc i minimalizacja liczby stanów. Następnie dobiera się kodowanie stanów i zapisuje zakodowaną tabelę przejść-wyjsc. Najprościej jest przyjąć kody stanów będące kolejnymi słowami w kodzie Gray'a, o ile projekt nie narzuca innego sposobu kodowania.

Następnie można utworzyć pomocnicze tabele w formie siatek Karnaugh z informacją o przejściach dla każdego bitu słowa stanu po czym można zaprojektować właściwe funkcje wzbudzeń dla przerzutników wybranego typu.

Po zaprojektowaniu funkcji wzbudzeń można zaprojektować funkcję wyjść.

### 2.2. Zestawienie automatu na makiecie

Pierwszą czynnością jest przypisanie poszczególnym liniom magistrali COM określonych znaczeń. Sygnałami, z których będą korzystały niemal wszystkie części składowe automatu to:

- bity słowa stanu automatu i ich wartości zanegowane
- bit wejściowy automatu i jego wartość zanegowana
- wartości wyjściowe funkcji wzbudzeń przerzutników

Na przykład można zrobić to w sposób następujący:

linia	COM1	COM2	COM3	COM4	COM5	COM6	COM7	COM8	COM9	COM10	COM11
sygna	x	$\bar{x}$	q0	$\bar{q0}$	q1	$\bar{q1}$	q2	$\bar{q2}$	D0	D1	D2
ł	bity słowa stanu automatu								wzbudzenia		


Następnie należy zestawić z bramek układy realizujące funkcje wzbudzeń i przetestować ich działanie podobnie jak to było robione w ćwiczeniach dotyczących układów kombinacyjnych.

Kolejnym krokiem jest zestawienie automatu. Wyjścia funkcji wzbudzeń dołączamy do wejść przerzutników a wyjścia przerzutników do linii magistrali COM odpowiadających bitom słowa stanu automatu.

Można teraz sprawdzić przejścia w automacie. Tworzymy odpowiednie przebiegi w generatorze stanów logicznych tak aby wygenerować:


- sygnał zegarowy
- sygnał zerujący automat

- sygnał wejściowy automatu, na przykład zgodny z wykrywaną sekwencją
- Obserwując na analizatorze stanów logicznych te sygnały oraz wartość słowa stanu Q można sprawdzić czy w automacie zachodzą odpowiednie przejścia. Przykład takiej analizy przedstawiono na poniższym rysunku:



Rysunek 1. Test przejść w automacie opartym na przerzutnikach D. Widoczne są sygnał zegarowy CLK, wartości funkcji wzbudzeń D, wejście x oraz słowo stanu automatu Q.

Jeśli automat działa można dołączyć do niego układ realizujący funkcję wyjściową i ostatecznie sprawdzić działanie automatu analizatorem stanów logicznych:



Rysunek 2. Test działania automatu. Obserwowane przebiegi to: słowo stanu Q, wejście X i wyjście Y automatu oraz sygnał zegarowy CLK.

### 3. Sprawozdanie

Realizując każde z zadań należy wykonać następujące czynności:

Nr	Czynność		Pkt.	Sprawozdanie
1	Narysowanie grafu stanów automatu		2	tak
2	Minimalizacja liczby stanów wewnętrznych		1	tak
3	automat na przerzutnikach JK	Sporządzenie tablic przejść-wyjść	3	tak
4		Minimalizacja funkcji wzbudzeń i wyjść	4	tak
5		Przypisanie znaczeń bitom magistrali COM	1	tak
6		Zestawienie i przetestowanie prawidłowości działania funkcji wzbudzeń i wyjść	3	do wglądu
7		Zestawienie automatu i przetestowanie przejść pomiędzy stanami oraz działania funkcji wyjść	4	do wglądu
8	automat na przerzutnikach D	Sporządzenie tablic przejść-wyjść	3	tak
9		Minimalizacja funkcji wzbudzeń	3	tak
10		Przypisanie znaczeń bitom magistrali COM	1	tak
11		Zestawienie i przetestowanie prawidłowości działania funkcji wzbudzeń	3	do wglądu
12		Zestawienie automatu i przetestowanie przejść pomiędzy stanami	3	do wglądu

<i>Skala ocen</i>					
<i>Suma punktów</i>	28-31	25-28	21-24	18-20	15-17
<i>Ocena</i>	5	4,5	4	3,5	3